CERN, 초소형 AI 모델을 FPGA에 내장해 실시간 LHC 데이터 필터링 수행

CERN이 대형 강입자 충돌기에서 초당 수백 테라바이트의 데이터를 실시간 필터링하기 위해 FPGA에 초소형 AI 모델을 배치했다. GPU/TPU 대신 FPGA·ASIC 기반 하드웨어를 사용하며, VAE 기반 MLP에서 시작해 VICREG 블록을 추가하여 40MHz에서 2클럭 내 동작을 달성했다. hls4ml 프레임워크를 통해 FPGA에 배포하며 QAT(양자화 인식 학습)를 적용했다.

커뮤니티 의견

• @GN⁺: “논문 저자 직접 댓글: 모델은 실리콘에 새긴 게 아니라 FPGA 위에 배치된 것. axol1tl의 경우 가중치가 fabric에 하드와이어드되어 있지만 재프로그래밍 가능. CICADA 모델은 VAE 기반 교사-학생 구조로 이상 탐지 점수를 증류.”

💡 실무 포인트: 극한의 저지연 AI 추론이 필요한 엣지 환경에서 hls4ml 같은 프레임워크를 활용한 FPGA 배포와 QAT 기법은 참고할 만한 접근이다.